




Actividad 2_1

- **Autor:**
 - Marcos Raúl Gatica - Leg. 402006
- **Curso:** 3R2
- **Docentes:**
 - Ing. Sergio Daniel Olmedo
 - Ing. Jorge Mercado
- **Asignatura:** Técnicas Digitales I
- **Institución:** Universidad Tecnológica Nacional - Facultad Regional de Córdoba.



U
T
N

F
R
C

Índice

1. INTRODUCCIÓN	1
1.1. Información del sistema y configuración de Xilinx ISE	1
2. RESPUESTAS	1
2.1. I)	1
2.1.1. Obtener la mínima expresión booleana	1
2.1.2. Simulación	2
2.1.3. Descripción en Verilog	2
2.1.4. RTL output	3
2.1.5. Simulación temporal	3
2.2. II)	5
2.2.1. Obtener la mínima expresión booleana	5
2.2.2. Simulación	5
2.2.3. Descripción en Verilog	5
2.2.4. RTL output	6
2.2.5. Simulación temporal	6
2.3. III)	8
2.3.1. Obtener la mínima expresión booleana	8
2.3.2. Descripción en Verilog	9
2.3.3. RTL output	9
2.3.4. Simulación temporal	10
2.4. IV)	11
2.4.1. Obtener la mínima expresión booleana	11
2.4.2. Simulación	12
2.4.3. Descripción en Verilog	12
2.4.4. RTL output	13
2.4.5. Simulación temporal	13
2.5. V)	14
2.5.1. Obtener la mínima expresión booleana	15
2.5.2. Simulación	15
2.5.3. Descripción en verilog	16
2.5.4. RTL output	16
2.5.5. Simulación temporal	17
2.6. VI)	18
2.6.1. Simulación	19
2.6.2. Descripción en Verilog	19
2.6.3. RTL output	20
2.6.4. Simulación temporal	20
2.7. VII)	22
2.7.1. Obtener la mínima expresión booleana	22
2.7.2. Simulación	23
2.7.3. Descripción en Verilog	23
2.7.4. RTL output	24
2.7.5. Simulación temporal	24
2.8. VIII)	26
2.8.1. Obtener la mínima expresión booleana.	26
2.8.2. Simulación	27
2.8.3. Descripción en Verilog	27
2.8.4. RTL output	28
2.8.5. Simulación temporal	28
3. Anexo: links de las simulaciones	30

1. INTRODUCCIÓN

El siguiente informe contiene la resolución de la actividad N2-1, la cual pide:

- Obtener la mínima expresión booleana.
- Simular en Falstad (o cualquier simulador).
- Describir en verilog.
- Presentar la descripción.
- Capturar imagen del RTL.
- Capturar la simulación temporal.

$$\text{I. } F(x,y,z) = \sum(2,3,4,5)$$

$$\text{II. } F(x,y,z) = \sum(1,2,3,5,6,7)$$

$$\text{III. } F(x,y,z) = \sum(0,2,4,6)$$

$$\text{IV. } F(x,y,z) = \sum(3,4,5,6,7)$$

$$\text{V. } F(A,B,C,D) = \sum(3,7,11,13,14,15) \quad x = 6;2$$

$$\text{VI. } F(w,x,y,z) = \sum(2,3,12,13,14,15) \quad x = 6;7;10;11$$

$$\text{VII. } F(A,B,C,D) = \prod(1,3,5,7,13,15)$$

$$\text{VIII. } F(A,B,C,D) = \prod(0,1,4,6,7,8,9,13,15) \quad x = 1;$$

1.1. Información del sistema y configuración de Xilinx ISE

Durante el desarrollo del informe, Xilinx ISE correrá en un contenedor Docker ejecutando Debian 12 (Bookworm), bajo el servidor de video X11 (visualizado vía Xwayland en el host). El proyecto en Xilinx ISE tiene las siguientes características de diseño:

- Family: XC9500XL CPLDs
- Device: XC9572XL
- Package: PC44
- Speed: -10
- Preferred Language: Verilog

2. RESPUESTAS

2.1. I)

$$F(x,y,z) = \sum(2,3,4,5)$$

2.1.1. Obtener la mínima expresión booleana

m	x	y	z	F(x,y,z)
0	0	0	0	
1	0	0	1	
2	0	1	0	1
3	0	1	1	1
4	1	0	0	1
5	1	0	1	1
6	1	1	0	
7	1	1	1	

Los "1" de la función pasan, mientras que los "0" se los niega. Es una suma de productos de las entradas.

$$F(x,y,z) = \bar{x} \cdot y \cdot \bar{z} + \bar{x} \cdot y \cdot z + x \cdot \bar{y} \cdot \bar{z} + x \cdot \bar{y} \cdot z$$

Simplificación con Karnaugh:

		z	
		0	1
x	00	0	0
	01	1	1
	11	0	0
	10	1	1
y			

- Primer bloque: (m_2 y m_3) cambia z y hay que negar x .
- Segundo bloque: (m_4 y m_5) cambia z y hay que negar y .
- La función simplificada queda:

$$F(x, y, z) = \bar{x} \cdot y + x\bar{y}$$

Si se hace una tabla de verdad con las entradas x e y (las funcionales):

m	x	y	F
0	0	0	0
1	0	1	1
2	1	0	1
3	1	1	0

es idéntico a una tabla de verdad de *XOR*, por lo que la función se puede simplificar aún más a:

$$F(x, y, z) = x \oplus y$$

2.1.2. Simulación




Figura 1

2.1.3. Descripción en Verilog

```

1 module descripcionVerilogEjercicio1(
2     input inputX,
3     input inputY,
4     input inputZ,
5     output outputFunction
6 );
7     assign outputFunction = inputX ^ inputY;
8 endmodule

```

2.1.4. RTL output




Figura 2: Bloque RTL




Figura 3: Implementación de las compuertas

2.1.5. Simulación temporal

Código del módulo Verilog Test Fixture:

```
1 module verilogTestFixtureEjercicio1;
2
3     // Inputs
4     reg inputX;
5     reg inputY;
6     reg inputZ;
7
8     // Outputs
9     wire outputFunction;
10
```

```

11 // Instantiate the Unit Under Test (UUT)
12 descripcionVerilogEjercicio1 uut (
13     .inputX(inputX),
14     .inputY(inputY),
15     .inputZ(inputZ),
16     .outputFunction(outputFunction)
17 );
18
19 initial begin
20     // Initialize Inputs
21     inputX = 0;
22     inputY = 0;
23     inputZ = 0;
24
25     // Wait 100 ns for global reset to finish
26     #100;
27
28     // Add stimulus here
29
30     inputX = 0;      inputY = 0; inputZ = 1;
31     #100;
32     inputX = 0; inputY = 1; inputZ = 0;
33     #100;
34     inputX = 0; inputY = 1; inputZ = 1;
35     #100;
36     inputX = 1; inputY = 0; inputZ = 0;
37     #100;
38     inputX = 1; inputY = 0; inputZ = 1;
39     #100;
40     inputX = 1; inputY = 1; inputZ = 0;
41     #100;
42     inputX = 1; inputY = 1; inputZ = 1;
43     #100;
44     end
45
46 endmodule

```




Figura 4: Simulación temporal

2.2. II)

$$F(x,y,z) = \sum(1,2,3,5,6,7)$$

2.2.1. Obtener la mínima expresión booleana

m	x	y	z	F(x,y,z)
0	0	0	0	
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	
5	1	0	1	1
6	1	1	0	1
7	1	1	1	1

Los "1" de la función pasan, mientras que los "0" se los niega. Es una suma de productos de las entradas.

$$F(x,y,z) = \bar{x} \cdot \bar{y} \cdot z + \bar{x} \cdot y \cdot \bar{z} + \bar{x} \cdot y \cdot z + x \cdot \bar{y} \cdot z + x \cdot y \cdot \bar{z} + x \cdot y \cdot z$$

Simplificación por Karnaugh:

		z	
		0	1
x \ y	00		1
	01	1	1
	11	1	1
	10		1

- Primer bloque (m_1, m_3, m_7 y m_5) permanece constante z , el resto se sacan.
- Segundo bloque (m_2, m_3, m_6 y m_7) permanece constante y , el resto salen.
- La función simplificada queda:

$$F(x,y,z) = z + y$$

2.2.2. Simulación




Figura 5

2.2.3. Descripción en Verilog

```

1 module descripcionVerilogEjercicio2(
2     input inputX,
3     input inputY,
4     input inputZ,
5     output outputFunction
6 );
7     assign outputFunction = inputZ | inputY;
8
9 endmodule

```

2.2.4. RTL output




Figura 6: Bloque RTL




Figura 7: Implementación de las compuertas

2.2.5. Simulación temporal

Código del módulo Verilog Test Fixture:

```
1 module verilogTestFixtureEjercicio2;
2
3     // Inputs
4     reg inputX;
5     reg inputY;
6     reg inputZ;
7
8     // Outputs
9     wire outputFunction;
10
11     // Instantiate the Unit Under Test (UUT)
12     descripcionVerilogEjercicio2 uut (
13         .inputX(inputX),
14         .inputY(inputY),
15         .inputZ(inputZ),
16         .outputFunction(outputFunction)
17     );
18
19     initial begin
20         // Initialize Inputs
21         inputX = 0;
22         inputY = 0;
23         inputZ = 0;
24
25         // Wait 100 ns for global reset to finish
26         #100;
27         inputX = 0; inputY = 0; inputZ= 1;
28         #100;
29         inputX = 0; inputY = 1; inputZ= 0;
30         #100;
31         inputX = 0; inputY = 1; inputZ= 1;
32         #100;
33         inputX = 1; inputY = 0; inputZ= 0;
34         #100;
35         inputX = 1; inputY = 0; inputZ= 1;
36         #100;
37         inputX = 1; inputY = 1; inputZ= 0;
38         #100;
39         inputX = 1; inputY = 1; inputZ= 1;
40         // Add stimulus here
41
42     end
43
44 endmodule
```




Figura 8: Simulación temporal

2.3. III)

$$F(x, y, z) = \sum(0, 2, 4, 6)$$

2.3.1. Obtener la mínima expresión booleana

m	x	y	z	$F(x, y, z)$
0	0	0	0	1
1	0	0	1	
2	0	1	0	1
3	0	1	1	
4	1	0	0	1
5	1	0	1	
6	1	1	0	1
7	1	1	1	

		z	
		0	1
x	y	00	1
		01	1
		11	1
		10	1

- En el bloque permanece constante z, por lo que se deja y hay que negarlo.
- La función simplificada queda:

$$F(x, y, z) = \bar{z}$$



Figura 9

2.3.2. Descripción en Verilog

```

1 module descripcionVerilogEjercicio3(
2     input inputX,
3     input inputY,
4     input inputZ,
5     output outputFunction
6 );
7     assign outputFunction = ~inputZ;
8
9 endmodule

```

2.3.3. RTL output




Figura 10: Bloque RTL




Figura 11: Implementación con compuertas

2.3.4. Simulación temporal

Código del módulo Verilog Test Fixture:

```

1 module verilogTestFixtureEjercicio3;
2
3     // Inputs
4     reg inputX;
5     reg inputY;
6     reg inputZ;
7
8     // Outputs
9     wire outputFunction;
10
11     // Instantiate the Unit Under Test (UUT)
12     descripcionVerilogEjercicio3 uut (
13         .inputX(inputX),
14         .inputY(inputY),
15         .inputZ(inputZ),
16         .outputFunction(outputFunction)
17     );
18
19     initial begin
20         // Initialize Inputs
21         inputX = 0;
22         inputY = 0;
23         inputZ = 0;
24
25         // Wait 100 ns for global reset to finish
26         #100;
27         inputX = 0; inputY = 0; inputZ = 1;
28         #100;
29         inputX = 0; inputY = 1; inputZ = 0;
30         #100;
31         inputX = 0; inputY = 1; inputZ = 1;
32         #100;
33         inputX = 1; inputY = 0; inputZ = 0;
34         #100;
35         inputX = 1; inputY = 0; inputZ = 1;
36         #100;
37         inputX = 1; inputY = 1; inputZ = 0;

```

```

38     #100;
39     inputX = 1; inputY = 1; inputZ = 1;
40     // Add stimulus here
41
42     end
43
44 endmodule

```




Figura 12: Simulación temporal

2.4. IV)

$$F(x,y,z) = \sum(3,4,5,6,7)$$

2.4.1. Obtener la mínima expresión booleana

m	x	y	z	F(x,y,z)
0	0	0	0	
1	0	0	1	
2	0	1	0	
3	0	1	1	1
4	1	0	0	1
5	1	0	1	1
6	1	1	0	1
7	1	1	1	1

		z	
		0	1
x	y		
	00		
	01		1
	11	1	1
	10	1	1

- El primer bloque (m_3 y m_7), cambia x por lo que sale y permanecen y y z sin negar.
- El segundo bloque (m_3 , m_7 , m_4 y m_5) permanece constante x sin negar y el resto salen.
- La función simplificada queda:

$$F(x,y,z) = x + z \cdot y$$

2.4.2. Simulación




Figura 13

2.4.3. Descripción en Verilog

```

1 module descripcionVerilogEjercicio4(
2     input inputX,
3     input inputY,
4     input inputZ,
5     output outputFunction
6 );
7     assign outputFunction = inputX | inputY & inputZ;
8
9 endmodule

```


2.4.4. RTL output




Figura 14: Bloque RTL




Figura 15: Implementación con compuertas

2.4.5. Simulación temporal

Código del módulo Verilog Test Fixture:

```

1 module verilogTestFixtureEjercicio4;
2
3     // Inputs
4     reg inputX;
5     reg inputY;
6     reg inputZ;
7
8     // Outputs
9     wire outputFunction;
10

```

```

11 // Instantiate the Unit Under Test (UUT)
12 descripcionVerilogEjercicio4 uut (
13     .inputX(inputX),
14     .inputY(inputY),
15     .inputZ(inputZ),
16     .outputFunction(outputFunction)
17 );
18
19 initial begin
20     // Initialize Inputs
21     inputX = 0;
22     inputY = 0;
23     inputZ = 0;
24
25     // Wait 100 ns for global reset to finish
26     #100;
27 inputX = 0; inputY = 0; inputZ = 1;
28     #100;
29 inputX = 0; inputY = 1; inputZ = 0;
30     #100;
31 inputX = 0; inputY = 1; inputZ = 1;
32     #100;
33 inputX = 1; inputY = 0; inputZ = 0;
34     #100;
35 inputX = 1; inputY = 0; inputZ = 1;
36     #100;
37 inputX = 1; inputY = 1; inputZ = 0;
38     #100;
39 inputX = 1; inputY = 1; inputZ = 1;
40     // Add stimulus here
41
42 end
43
44 endmodule

```




Figura 16: Simulación temporal

2.5. V)

$$F(A,B,C,D) = \sum (3,7,11,13,14,15) \quad x = 6;2$$

2.5.1. Obtener la mínima expresión booleana

<i>m</i>	<i>A</i>	<i>B</i>	<i>C</i>	<i>D</i>	<i>F(A,B,C,D)</i>
0	0	0	0	0	
1	0	0	0	1	
2	0	0	1	0	<i>x</i>
3	0	0	1	1	1
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	<i>x</i>
7	0	1	1	1	1
8	1	0	0	0	
9	1	0	0	1	
10	1	0	1	0	
11	1	0	1	1	1
12	1	1	0	0	
13	1	1	0	1	1
14	1	1	1	0	1
15	1	1	1	1	1

		<i>C</i>		<i>D</i>	
		00	01	11	10
<i>A</i>	00			1	<i>x</i>
	01			1	<i>x</i>
	11		1	1	1
	10			1	

- Primer bloque (m_3, m_2, m_7 y m_6) B y D cambian por lo que salen y hay que negar A .
- Segundo bloque (m_7, m_6, m_15 y 14) A y D cambian por lo que salen.
- Tercer bloque (m_13 y m_15) cambia C .
- Cuarto bloque (m_3, m_7, m_15 y m_11) salen A y B .
- La función simplificada queda:

$$F(A,B,C,D) = \bar{A} \cdot C + B \cdot C + A \cdot B \cdot D + C \cdot D$$

Se podría sacar factor común C :

$$F(A,B,C,D) = C \cdot (\bar{A} + B + D) + A \cdot B \cdot D$$

2.5.2. Simulación




Figura 17

2.5.3. Descripción en verilog

```

1 module descripcionVerilogEjercicio5 (
2     input inputA,
3     input inputB,
4     input inputC,
5     input inputD,
6     output outputFunction
7 );
8     assign outputFunction = inputC & (~inputA | inputB | inputD) | inputA & inputB &
9     inputD;
10 endmodule

```

2.5.4. RTL output




Figura 18: Bloque RTL




Figura 19: Implementación con compuertas

2.5.5. Simulación temporal

Código del módulo Verilog Test Fixture:

```
1 module verilogTestFixtureEjercicio5;
2
3     // Inputs
4     reg inputA;
5     reg inputB;
6     reg inputC;
7     reg inputD;
8
9     // Outputs
10    wire outputFunction;
11
12    // Instantiate the Unit Under Test (UUT)
13    descripcionVerilogEjercicio5 uut (
14        .inputA(inputA),
15        .inputB(inputB),
16        .inputC(inputC),
17        .inputD(inputD),
18        .outputFunction(outputFunction)
19    );
20
21    initial begin
22        // Initialize Inputs
23        inputA = 0;
24        inputB = 0;
25        inputC = 0;
26        inputD = 0;
27
28        // Wait 100 ns for global reset to finish
29        #100;
30        inputA = 0; inputB = 0; inputC = 0; inputD = 1;
31        #100;
32        inputA = 0; inputB = 0; inputC = 1; inputD = 0;
33        #100;
34        inputA = 0; inputB = 0; inputC = 1; inputD = 1;
35        #100;
36        inputA = 0; inputB = 1; inputC = 0; inputD = 0;
37        #100;
38        inputA = 0; inputB = 1; inputC = 0; inputD = 1;
39        #100;
40        inputA = 0; inputB = 1; inputC = 1; inputD = 0;
41        #100;
42        inputA = 0; inputB = 1; inputC = 1; inputD = 1;
43        #100;
44        inputA = 1; inputB = 0; inputC = 0; inputD = 0;
45        #100;
46        inputA = 1; inputB = 0; inputC = 0; inputD = 1;
47        #100;
48        inputA = 1; inputB = 0; inputC = 1; inputD = 0;
49        #100;
50        inputA = 1; inputB = 0; inputC = 1; inputD = 1;
51        #100;
52        inputA = 1; inputB = 1; inputC = 0; inputD = 0;
53        #100;
54        inputA = 1; inputB = 1; inputC = 0; inputD = 1;
55        #100;
56        inputA = 1; inputB = 1; inputC = 1; inputD = 0;
57        #100;
58        inputA = 1; inputB = 1; inputC = 1; inputD = 1;
59
60        // Add stimulus here
61
62    end
```

63
64 `endmodule`




Figura 20: Simulación temporal

2.6. VI

$$F(w, x, y, z) = \sum(2, 3, 12, 13, 14, 15) \quad x = 6; 7; 10; 11$$

m	w	x	y	z	$F(w, x, y, z)$
0	0	0	0	0	
1	0	0	0	1	
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	x
7	0	1	1	1	x
8	1	0	0	0	
9	1	0	0	1	
10	1	0	1	0	x
11	1	0	1	1	x
12	1	1	0	0	1
13	1	1	0	1	1
14	1	1	1	0	1
15	1	1	1	1	1

		y		z		
		00	01	11	10	
w	x	00			1	1
		01			x	x
		11	1	1	1	1
		10			x	x

- Primer bloque ($m_3, m_2, m_7, m_6, m_15, m_14, m_11$ y m_{10}) permanece constante y, va sin negar.
- Segundo bloque (m_{12}, m_{13}, m_5 y m_4) permanecen constantes w y x, van sin negar.
- La función simplificada queda:

$$F(w, x, y, z) = y + w \cdot x$$

2.6.1. Simulación




Figura 21

2.6.2. Descripción en Verilog

```

1 module descripcionVerilogEjercicio6(
2     input inputW,
3     input inputX,
4     input inputY,
5     input inputZ,
6     output outputFunction
7 );
8     assign outputFunction = inputY | inputW & inputX;
9
10
11 endmodule

```

2.6.3. RTL output




Figura 22: Bloque RTL




Figura 23: Implementación con compuertas

2.6.4. Simulación temporal

Código del módulo Verilog Test Fixture:

```

1 module verilogTestFixtureEjercicio6;
2
3     // Inputs
4     reg inputW;
5     reg inputX;
6     reg inputY;
7     reg inputZ;
8
9     // Outputs
10    wire outputFunction;

```



```
11 // Instantiate the Unit Under Test (UUT)
12
13 descripcionVerilogEjercicio6 uut (
14     .inputW(inputW),
15     .inputX(inputX),
16     .inputY(inputY),
17     .inputZ(inputZ),
18     .outputFunction(outputFunction)
19 );
20
21 initial begin
22     // Initialize Inputs
23     inputW = 0;
24     inputX = 0;
25     inputY = 0;
26     inputZ = 0;
27
28     // Wait 100 ns for global reset to finish
29     #100;
30
31     // Add stimulus here
32     inputW = 0; inputX = 0; inputY = 0; inputZ = 1;
33     #100;
34     inputW = 0; inputX = 0; inputY = 1; inputZ = 0;
35     #100;
36     inputW = 0; inputX = 0; inputY = 1; inputZ = 1;
37     #100;
38     inputW = 0; inputX = 1; inputY = 0; inputZ = 0;
39     #100;
40     inputW = 0; inputX = 1; inputY = 0; inputZ = 1;
41     #100;
42     inputW = 0; inputX = 1; inputY = 1; inputZ = 0;
43     #100;
44     inputW = 0; inputX = 1; inputY = 1; inputZ = 1;
45     #100;
46     inputW = 1; inputX = 0; inputY = 0; inputZ = 0;
47     #100;
48     inputW = 1; inputX = 0; inputY = 0; inputZ = 1;
49     #100;
50     inputW = 1; inputX = 0; inputY = 1; inputZ = 0;
51     #100;
52     inputW = 1; inputX = 0; inputY = 1; inputZ = 1;
53     #100;
54     inputW = 1; inputX = 1; inputY = 0; inputZ = 0;
55     #100;
56     inputW = 1; inputX = 1; inputY = 0; inputZ = 1;
57     #100;
58     inputW = 1; inputX = 1; inputY = 1; inputZ = 0;
59     #100;
60     inputW = 1; inputX = 1; inputY = 1; inputZ = 1;
61     #100;
62 end
63
64 endmodule
```




Figura 24: Simulación temporal

2.7. VII)

$$F(A,B,C,D) = \prod(1,3,5,7,13,15)$$

2.7.1. Obtener la mínima expresión booleana

Esto es una productoria, por lo que se trata de maxitérminos y cada posición representa 0's de la función, en un producto de sumas. Sí hay un 1 en una entrada, hay que negarla.

M	A	B	C	D	$F(A,B,C,D)$
0	0	0	0	0	
1	0	0	0	1	0
2	0	0	1	0	
3	0	0	1	1	0
4	0	1	0	0	
5	0	1	0	1	0
6	0	1	1	0	
7	0	1	1	1	0
8	1	0	0	0	
9	1	0	0	1	
10	1	0	1	0	
11	1	0	1	1	
12	1	1	0	0	
13	1	1	0	1	0
14	1	1	1	0	
15	1	1	1	1	0

$$F(A,B,C,D) = (A + B + C + \overline{D}) \cdot (A + B + \overline{C} + \overline{D}) \cdot (A + \overline{B} + C + \overline{D}) \cdot (A + \overline{B} + \overline{C} + \overline{D})$$

$$(\overline{A} + \overline{B} + C + \overline{D}) \cdot (\overline{A} + \overline{B} + \overline{C} + \overline{D})$$

		<i>C</i>		<i>D</i>	
		00	01	11	10
<i>A</i>	<i>B</i>		0	0	
	01		0	0	
	11		0	0	
	10				

- Primer bloque (M_1, M_3, M_5 y M_7) cambia B y C , va A y D negado.
- Segundo bloque (M_5, M_7, M_{13} y M_{15}) cambia A y C , va B negado y D negado.
- La función simplificada queda:

$$F(A,B,C,D) = (A + \bar{D}) \cdot (\bar{B} + \bar{D})$$

Se puede sacar factor común $\bar{D}$:

$$F(A,B,C,D) = \bar{D} + A \cdot \bar{B}$$

2.7.2. Simulación




Figura 25

2.7.3. Descripción en Verilog

```

1 module descripcionVerilogEjercicio7(
2     input inputA,
3     input inputB,
4     input inputC,
5     input inputD,
6     output outputFunction
7 );
8     assign outputFunction = ~inputD | inputA & (~inputB);
9
10
11 endmodule

```

2.7.4. RTL output




Figura 26: Bloque RTL




Figura 27: Implementación con compuertas

2.7.5. Simulación temporal

Código del módulo Verilog Test Fixture:

```

1
2 module verilogTestFixtureEjercicio7;
3
4     // Inputs
5     reg inputA;
6     reg inputB;
7     reg inputC;
8     reg inputD;
9
10    // Outputs

```

```
11     wire outputFunction;
12
13     // Instantiate the Unit Under Test (UUT)
14     descripcionVerilogEjercicio7 uut (
15         .inputA(inputA),
16         .inputB(inputB),
17         .inputC(inputC),
18         .inputD(inputD),
19         .outputFunction(outputFunction)
20     );
21
22     initial begin
23         // Initialize Inputs
24         inputA = 0;
25         inputB = 0;
26         inputC = 0;
27         inputD = 0;
28
29         // Wait 100 ns for global reset to finish
30         #100;
31
32         // Add stimulus here
33         inputA = 0; inputB = 0; inputC = 0; inputD = 1;
34         #100;
35         inputA = 0; inputB = 0; inputC = 1; inputD = 0;
36         #100;
37         inputA = 0; inputB = 0; inputC = 1; inputD = 1;
38         #100;
39         inputA = 0; inputB = 1; inputC = 0; inputD = 0;
40         #100;
41         inputA = 0; inputB = 1; inputC = 0; inputD = 1;
42         #100;
43         inputA = 0; inputB = 1; inputC = 1; inputD = 0;
44         #100;
45         inputA = 0; inputB = 1; inputC = 1; inputD = 1;
46         #100;
47         inputA = 1; inputB = 0; inputC = 0; inputD = 0;
48         #100;
49         inputA = 1; inputB = 0; inputC = 0; inputD = 1;
50         #100;
51         inputA = 1; inputB = 0; inputC = 1; inputD = 0;
52         #100;
53         inputA = 1; inputB = 0; inputC = 1; inputD = 1;
54         #100;
55         inputA = 1; inputB = 1; inputC = 0; inputD = 0;
56         #100;
57         inputA = 1; inputB = 1; inputC = 1; inputD = 0;
58         #100;
59         inputA = 1; inputB = 1; inputC = 1; inputD = 1;
60
61     end
62
63 endmodule
```




Figura 28: Simulación temporal

2.8. VIII)

$$F(A,B,C,D) = \prod(0,4,6,7,8,9,13,15) \quad x = 1;$$

2.8.1. Obtener la mínima expresión booleana.

M	A	B	C	D	$F(A,B,C,D)$
0	0	0	0	0	0
1	0	0	0	1	x
2	0	0	1	0	
3	0	0	1	1	
4	0	1	0	0	0
5	0	1	0	1	
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	
11	1	0	1	1	
12	1	1	0	0	
13	1	1	0	1	0
14	1	1	1	0	
15	1	1	1	1	0

		C		D	
		00	01	11	10
A	00	0	x		
	01	0		0	0
	11		0	0	
	10	0	0		

- Primer bloque (M_0 y M_4) cambia B y quedan sin negar el resto de entradas.
- Segundo bloque (M_7 y M_6) cambia D y hay que negar B y C .
- Tercer bloque (M_{13} y M_{15}) cambia C y hay que negar todas las entradas individualmente.
- Cuarto bloque (M_8 y M_9) cambia D y hay que negar A .
- La función simplificada queda:

$$F(A,B,C,D) = (A + C + D) \cdot (A + \bar{B} + \bar{C}) \cdot (\bar{A} + \bar{B} + \bar{D}) \cdot (\bar{A} + B + C)$$

2.8.2. Simulación




Figura 29

2.8.3. Descripción en Verilog

```

1 module descripcionVerilogEjercicio8(
2     input inputA,
3     input inputB,
4     input inputC,
5     input inputD,
6     output outputFunction
7 );
8     assign outputFunction = (inputA | inputC | inputD) & (inputA | ~inputB | ~inputC)
9                             & (~inputA | ~inputB | ~inputD) & (~inputA | inputB | inputC);
10
11 endmodule

```

2.8.4. RTL output




Figura 30: Bloque RTL




Figura 31: Implementación con compuertas

2.8.5. Simulación temporal

Código del módulo Verilog Test Fixture:

```

1 module verilogTestFixture;
2
3     // Inputs
4     reg inputA;
5     reg inputB;
6     reg inputC;
7     reg inputD;
8
9     // Outputs
10    wire outputFunction;

```



```
11 // Instantiate the Unit Under Test (UUT)
12 descripcionVerilogEjercicio8 uut (
13     .inputA(inputA),
14     .inputB(inputB),
15     .inputC(inputC),
16     .inputD(inputD),
17     .outputFunction(outputFunction)
18 );
19
20
21 initial begin
22     // Initialize Inputs
23     inputA = 0;
24     inputB = 0;
25     inputC = 0;
26     inputD = 0;
27
28     // Wait 100 ns for global reset to finish
29     #100;
30     inputA = 0; inputB = 0; inputC = 0; inputD = 1;
31     #100;
32     inputA = 0; inputB = 0; inputC = 1; inputD = 0;
33     #100;
34     inputA = 0; inputB = 0; inputC = 1; inputD = 1;
35     #100;
36     inputA = 0; inputB = 1; inputC = 0; inputD = 0;
37     #100;
38     inputA = 0; inputB = 1; inputC = 0; inputD = 1;
39     #100;
40     inputA = 0; inputB = 1; inputC = 1; inputD = 0;
41     #100;
42     inputA = 0; inputB = 1; inputC = 1; inputD = 1;
43     #100;
44     inputA = 1; inputB = 0; inputC = 0; inputD = 0;
45     #100;
46     inputA = 1; inputB = 0; inputC = 0; inputD = 1;
47     #100;
48     inputA = 1; inputB = 0; inputC = 1; inputD = 0;
49     #100;
50     inputA = 1; inputB = 0; inputC = 1; inputD = 1;
51     #100;
52     inputA = 1; inputB = 1; inputC = 0; inputD = 0;
53     #100;
54     inputA = 1; inputB = 1; inputC = 0; inputD = 1;
55     #100;
56     inputA = 1; inputB = 1; inputC = 1; inputD = 0;
57     #100;
58     inputA = 1; inputB = 1; inputC = 1; inputD = 1;
59
60     // Add stimulus here
61
62 end
63
64 endmodule
```




Figura 32: Simulación temporal

3. Anexo: links de las simulaciones

Simulación Fasltad 1)

Simulación Fasltad 2)

Simulación Fasltad 3)

Simulación Fasltad 4)

Simulación Fasltad 5)

Simulación Fasltad 6)

Simulación Fasltad 7)

Simulación Fasltad 8)